شبيه سازي و پياده سازي مدار سخت افزار پايه به كمك VHDL

 نوع فایل : Word 

فهرست و پیشگفتار

چكيده

در اين پروژه يك مدار سخت افزاري با 17 ورودي و 2 خروجي از نوع qit كد نويسي و شبيه سازي شده و براي پيكربندي روي چيپ هاي FPGA يا CPLD آماده شده است . 
كد نويسي اين مدار بوسيله زبان VHDL و شيه سازي آن بوسيله نرم افزار model sim صورت گرفته است . مراحل آناليز و سنتز قطعه كد هاي VHDL توسط دو برنامه foundation 2.1و FPGA express از شركت xilinx انجام شده است . 
در صفحات بعدي اين مقاله هر قسمت از روال فوق را كه عبارت اند از : كد نويسي اوليه و مشكلات كامپايل ، آناليز قطعه كدهاي غير استاندارد ، استاندارد كردن قطعه كدها و سنتز آنها مي باشد . بطور كامل توضيح داده ام . همچنين در پايان در قسمت اجرايي نحوه توليد فايل باينري نهايي جهت برنامه ريزي روي چيپ XC4005XLPC84 كه يك FPGA از خانواده XC4000XL است را مشاهده مي كنيد . ..


مقدمه 
طي چند دهه اخير ،مدارهاي الكترونيكي پيشرفت قابل ملاحظه اي داشته اند . با پيچيده تر شدن هرچه بيشتر اين مدارها ،نياز به يافتن روشهايي است كه سيستمها را بتوان با مجتمع سازي و جزئيات بيشتر طراحي و پياده سازي نمود. قطعات قابل برنامه ريزي و FPGA ها ،آي سي هايي هستند كه به تبع اين پيشرفتها به بازار عرضه شده اند . هزينه ساخت كم و جزئيات زياد اين آي سي ها نسبت به حجم آنها،همچنين قابليت برنامه ريزي شدن اين قطعات بوسيله برنامه هاي نرم افزاري معمول و نرم افزارهاي طراحي شماتيك باعث افزايش كاربرد اين قطعات شده است . چنين پيش بيني مي شود كه با وجود اين پيشرفت،آينده در تسخير اين قطعات قرار گيرد تا جائيكه بتوان بوسيله آنها تمامي يك سيستم پيچيده را به سادگي طراحي و اجرا نمود .
در اين ميان زبان توصيف سخت افزاري VHDL نقش مهمي را در طراحي و شبيه سازي مدارات سخت افزاري به عهده دارد . در اين قسمت لازم مي دانم تا توضيحي اجمالي از نحوه عملكرد و مزاياي اين زبان به شما ارائه كنم ...

مروري بر VHDL

فصل اول :

مروري بر تحقيقات گذشته
1-1 تراشه هاي قابل برنامه ريزي 
مزاياي طراحي به روش ASIC :
 كاهش ابعاد و حجم سيستم
 كاهش هزينه و افزايش قابليت اطمينان سيستم : 
 كاهش مدت زمان طراحي و ساخت و عرضه به بازار
 حفاظت از طرح : 
 كاهش توان مصرفي ، نويز و اغتشاش 
فصل دوم : 
روش تحقيق و مواد 
1-2 طراحي مدار voter هوشمند 
2-2 كد نويسي با VHDL و شبيه سازي بوسيله برنامه model sim 
2-2-1 توصيف عملياتي 
2-2-1-1 عمليات بخش switching 
2-2-1-2 عمليات بخش master _ slave 
2-2-1-3 عمليات بخش Comparement 
2-2-1-4 عمليات بخش ed _ om 
2-2-1-5 عمليات بخش error finder 
2-2-1-6 عمليات بخش data_ selector 
2-2-2 كد نويسي در VHDL 
2-2-2-1 كدنويسي بسته basic _ utility 
2-2-2-2 كد نويسي بخش switch – cell 
2-2-2-3 كد نويسي بخش switching 
2-2-2-4 كد نويسي بخش d – ff – 2 bit 
2-2-2-5 كد نويسي بخش ms - d – ff – 2 bit
2-2-2-6 كد نويسي بخش ms – block 
2-2-2-7 كد نويسي بخش m – s – block 
2-2-2-8 كدنويسي بخش ed – om 
2-2-2-9 كد نويسي بخش error – finder 
2-2-2-10 كد نويسي بخش data – selector 
2-2-3 كامپايل و شبيه سازي 
2-3 استاندارد كردن قطعه كدها و آناليز آنها توسط FPGA express 
قطعه كد switch – cell : 
قطعه كد switching : 
قطعه كد d – ff – 2 bit : 
قطعه كد m – s – block , ms – d – ff – 2 bit : 
قطعه كد comparement : 
قطعه كد ed – om : 
قطعه كد voter : 
قطعه كد error – finder :‌ 
قطعه كد data – selector : 
2-4 توليد طرح سطح گيت بوسيله FPGA express 
2-5 استخراج فايل Net list بوسيله FPGA express 
2-6 طريقه سنتز بوسيله Foundation 2.1 
2-7 فاز اجرايي در برنامه foundation 2.1 
ترجمه (Translate ) : 
انطباق ( map ) : . 
جايگذاري و مسيريابي(Place & Route ) : 
زمانبندي ( timing ) : 
مرتب كردن (Configure ) : 
2-8 پيكر بندي روي تراشه XC4005XL توسط Foundation 2.1